verilog端口类型

 当定义一个module时,即在模块内部定义port的时候:


输入:wire

输出:wire or reg


 当实例化一个module时,即在模块外部使用port的时候:


输入:wire or reg

输出:wire

Comments

Popular posts from this blog

托福 TPO词汇题汇总

浮点数

缓存