Verilog full adder

 最基础的full adder:

combinational circuit：

full adder可以由两个half adder拼起来。

第一个half adder计算 a+b,得出计算结果sum1和cout1，然后第二个half adder计算cin加sum1的结果，并给出结果sum2和cout2，然后再计算cout1+cout2来计算最终的进位结果。

module ADD_half(output c_out, sum,  input a,b );

    xor (sum,a,b);

    and (c_out,a,b);

endmodule

module ADD_full(output c_out,sum, input a,b,cin);

wire w1, w2, w3;

ADD_half m1(w2,w1,a,b);

ADD_half m2(w3,sum,cin,w1);

or(c_out,w3,w2);

   

endmodule

可以写成以上代码形式。

实际的电路图为以下所示：