Datapath of RSIC-V instruction in CPU

基于伯克利CS61C，获得了一点关于CPU处理指令的新知识，记录一下。


1.R-type

对于R-type的instruction来说，在CPU的datapath中会以以下流程来被执行/操作。


 以32位CPU来说：


首先，Program counter将会从IMEM(Instruction memory)中提取新指令，然后Program Counter自身+4来记录新instruction的地址。

IMEM随后将被执行的指令的全部32位机器码传递给CPU的Control，并将instruction中数据的部分的地址（rd，rs1，rs2）分别拆开传递给Register File。 

Register File是一种寄存器阵列，可以快速获取寄存器的值，通过传递进来的Address of rd/rs1/rs2, Register File可以快速获取他们对应的value。

然后Register File将需要输出的值传递给ALU进行数据运算，而ALU具体执行哪一种运算，则是根据Control中储存的32位instruction的机器码中的func3和func7部分来决定，这也被叫做ALUsel(ALU select)。

随后ALU将执行完运算操作的值再返回给RegFile中rd的地址。从而完成整个运算。

2.I-type

I-type的instruction就是immediate-type，立即数型指令，I-type的instruction并不需要提供第三个寄存器，只需要rd，rs1。所以整个的datapath和R-type略有不同。

I-type的instruction在当IMEM传递指令给CPU的control时多了一条分支路线，IMEM会将instruction中的立即数的部分传递给一个新结构，取名为Immgen，即，immediate generator，假若CPU是32位的，那么immGen会将从instruction取下的7位立即数补位成32位的，随后将数据传递给一个MUX（数据选择器），MUX需要一个Bsel信号来判断选择是将rs2的数据传递给ALU还是immGen传递过来的立即数。

其他都与R-type一致。

具体内容可根据以下slide来学习：
https://inst.eecs.berkeley.edu/~cs61c/fa17/lec/11/L11_Datapath1%20(1up).pdf 

Comments

Post a Comment

Popular posts from this blog

托福 TPO词汇题汇总

  TPO1: Incredible : unbelievable Out of sight: hidden Overlie: cover Plug: fill up Champion: support Attribute: ascribe 导致，把。。归咎于 Autonomous ： independent 自治 独立 Penchant ： inclination 倾向 Dramatic （剧烈的） striking （显著的 突出的） Attain :   achieve Prone( 有。。倾向 ) ： likely Prevalent ： widespread TPO2: Threatened ： endangered Delicate ： fragile Progressively ： increasingly devoid of （缺乏）： lacking in precious ： valuable exposed ： visible propulsion(推进) ： moving forward readily （轻而易举）： easily assistance ： help expanded ： was enlarged TPO3: feasible(可行的)：achievable enhance：improve devise（设计、 发明）： creat integral（完整的，必须的）：essential （基本的，必要的） arduous（艰巨的）：difficult ensuing（跟随、接下来）：subsequent unprecedented（史无前例）：unlike anything in past vitually（几乎）：almost inevitable：unavoidable particular（特别的，特定的）：specific guarantee：ensure pales （苍白无力）：loses significance adjacent : neighbouring TPO4: inhibit(阻拦，阻止): restrict in the same breath： immediately re
Read more

浮点数

浮点数有区别于整数，直接用二进制来表示具体的数字有一定难度。一般采取IEEE-754标准作为浮点数的表示方法。 如果以32位作为例子：           1       xxxxxxxx          xxxxxxxxxxxxxxxxxxxxxxx.....(23个)     符号位     exponent                         significand            具体的例子：         1        10000000       10000000000000000000....                                     -1*2^(128-127)*1.5=-3.0       当exponent=0时，会认为significand的基础值时0而非1。
Read more

缓存

 缓存：    关键理解： 对于直接映射：  1. 内存地址的格式是根据缓存的结构来的，通常需要：index+tag+offset+index of block。      index是指缓存块的索引，缓存块是指以分块的形式将缓存的每一部分和内存对应。可以有重叠。比如，如果一共有1024个块，那么第1025和第1内存地址都指向缓存块1。index of block是指缓存块内的索引，一个缓存块可以存储多个字，利用空间局部性原理，增加缓存命中率。offset是字内索引，索引字节，一个字等于4字节，所以一般是2位。tag是内存位数减去其他所有。  2. 缓存的格式一般是 index+valid+tag+data。 index与tag是和内存里的解释一样的，valid则是用来判断此缓存是否已经被使用。data则是存储内存存储的数据，如果一个数据块大小是4个字，那么data会有4*4*8比特。  3.缓存块容量更大，通过空间局部性原理，我们可以推断缓存命中率会变高，但是，与此同时，如果缓存没有命中，那么替换缓存内的数据的成本则是更高，因为大缓存块里字比较多，很难快速替换完成。失效损失会增大，缓存性能反而有可能增大。  4. 存储的指令失效时，只是从内存中取数据到缓存，而写入操作还需要更新内存的数据（因为缓存内数据不一样了），所以周期会更长。为了能够降低写操作带来的影响，使用写回策略（write-back），只有当被改写的数据块不再被需要的时候，才将缓存数据写回内存。  5. 为了避免性能损失，只加大缓存块并不可取，如3中所写，会增加失效损失。但是，如果提高了存储带宽，也就是如果能够更快速的传输cache的数据块，那么便可以减少失效损失的影响。所以一般为了提高内存性能，需要带宽与缓存块大小共同发力。  对于组相联映射： 1.组相联映射理论上可以表示其他所有映射模式：如假设cache中有8个数据块。对于直接映射来说，这意味着一共有8组数据，每组数据只包含一路数据块，所以直接映射也可以被表示为一路组相联映射。而对于全相联映射来说，则意味着，只有一组数据，这一组数据之中会存在8路数据块，所以对于n个数据块的情况，全相联映射等价于n路组相联映射。 2.依然以8组数据块的cache为例。当cache以两路组相联映射为基础结构时，那么总共就有8／2＝4个数据组，每个数据组里有两路数据块。
Read more