Place and Route based on Innovus

  对于新手来说，建议使用GUI来进行操作。

  下面是我所使用的脚本：

  读入设计后在命令行中使用以下指令即可运行，假设文件名为： PlaceandRoute.tcl

                                   source  PlaceandRoute.tcl

  也可将此语句加入设计文件中init_design后，假设设计文件名为 alu_setup.tcl, 然后在命令行中使用：

                                 innovus -files alu_setup.tcl

即可全自动运行Place and Route。

  PlaceandRoute.tcl:

set_global timing_apply_default_primary_input_assertion false
set_global timing_clock_phase_propagation both
setOptMode -powerEffort high
setOptMode -leakageToDynamicRatio 1.0
setAnalysisMode -asyncChecks async
setExtractRCMode -layerIndependent 1
setPlaceMode -reorderScan false
setExtractRCMode -engine preRoute
set edi_pe::pegConsiderMacroLayersUnblocked 1
set edi_pe::pegPreRouteWireWidthBasedDensityCalModel 1
setRouteMode -earlyGlobalHonorMsvRouteConstraint false \
-earlyGlobalRoutePartitionPinGuide true
setEndCapMode -reset
setEndCapMode -boundary_tap false
setNanoRouteMode -quiet -droutePostRouteSpreadWire 1
setNanoRouteMode -quiet -timingEngine {}
# setUsefulSkewMode -maxSkew false noBoundary false -useCells
{CLKBUF_X16 CLKBUF_X12 CLKBUF_X8 CLKBUF_X4 CLKBUF_X2 CLKBUF_X1 \
BUF_X16 BUF_X12 BUF_X8 BUF_X4 BUF_X2 BUF_X1 INV_X16 INV_X12 INV_X8 \
INV_X4 INV_X2 INV_X1} -maxAllowedDelay 1
# setUsefulSkewMode -maxSkew false -noBoundary false -useCells \
{HB4xp67_ASAP7_75t_SL HB3xp67_ASAP7_75t_SL HB2xp67_ASAP7_75t_SL \
HB1xp67_ASAP7_75t_SL BUFx8_ASAP7_75t_SL BUFx6f_ASAP7_75t_SL \
BUFx5_ASAP7_75t_SL BUFx4f_ASAP7_75t_SL BUFx4_ASAP7_75t_SL \
BUFx3_ASAP7_75t_SL BUFx2_ASAP7_75t_SL BUFx24_ASAP7_75t_SL \
BUFx16f_ASAP7_75t_SL BUFx12f_ASAP7_75t_SL BUFx12_ASAP7_75t_SL \
BUFx10_ASAP7_75t_SL INVxp67_ASAP7_75t_SL INVxp33_ASAP7_75t_SL \
INVx8_ASAP7_75t_SL INVx6_ASAP7_75t_SL INVx5_ASAP7_75t_SL \
INVx4_ASAP7_75t_SL INVx3_ASAP7_75t_SL INVx2_ASAP7_75t_SL \
INVx1_ASAP7_75t_SL INVx13_ASAP7_75t_SL INVx11_ASAP7_75t_SL \
CKINVDCx9p33_ASAP7_75t_SL CKINVDCx8_ASAP7_75t_SL \
CKINVDCx6p67_ASAP7_75t_SL CKINVDCx5p33_ASAP7_75t_SL \
CKINVDCx20_ASAP7_75t_SL CKINVDCx16_ASAP7_75t_SL \
CKINVDCx14_ASAP7_75t_SL CKINVDCx12_ASAP7_75t_SL \
CKINVDCx11_ASAP7_75t_SL CKINVDCx10_ASAP7_75t_SL} -maxAllowedDelay 1
setPlaceMode -reset
setPlaceMode -place_global_exp_allow_missing_scan_chain true
setPlaceMode -place_global_ignore_scan true
setPlaceMode -place_global_reorder_scan false
setPlaceMode -congEffort high -timingDriven 1 -clkGateAware 1 \
-powerDriven 0 -ignoreScan 1 -reorderScan 0 -ignoreSpare 0 \
-placeIOPins 1 -moduleAwareSpare 0 -preserveRouting 1 \
-rmAffectedRouting 0 -checkRoute 1 -swapEEQ 0
setPlaceMode -fp false
place_design
setPlaceMode -place_global_exp_allow_missing_scan_chain true
setPlaceMode -place_global_ignore_scan true
setPlaceMode -place_global_reorder_scan false
setPlaceMode -fp false
place_design -noPrePlaceOpt -incremental
create_ccopt_clock_tree_spec
ccopt_design
setNanoRouteMode -quiet -routeTdrEffort 5
setNanoRouteMode -quiet -routeTopRoutingLayer default
setNanoRouteMode -quiet -routeBottomRoutingLayer default
setNanoRouteMode -quiet -drouteEndIteration default
setNanoRouteMode -quiet -routeWithTimingDriven true
setNanoRouteMode -quiet -routeWithSiDriven true
routeDesign
redirect -quiet {set honorDomain [getAnalysisMode -honorClockDomains]} > /dev/null
setAnalysisMode -analysisType onChipVariation
getAnalysisMode -checkType
redirect -quiet {set honorDomain [getAnalysisMode -honorClockDomains]} > /dev/null

#report timing
timeDesign -postRoute -pathReports -drvReports -slackReports \
-numPaths 88 -prefix CSR_Unit_postRoute4x \
-outDir /home/shi/RSD_PR/ASAP7_SLVT/CSR_Unit/timingReports4x

set_power_output_dir -reset
#power dir
set_power_output_dir /home/shi/RSD_PR/ASAP7_SLVT/CSR_Unit/power4x

set_default_switching_activity -reset
set_default_switching_activity -input_activity 0.2 -period 10.0
read_activity_file -reset
set_power -reset
set_powerup_analysis -reset
set_dynamic_power_simulation -reset

#report
report_power -rail_analysis_format VS \
-outfile /home/shi/RSD_PR/ASAP7_SLVT/CSR_Unit/power4x/CSR_Unit.rpt
summaryReport -noHtml \
-outfile /home/shi/RSD_PR/ASAP7_SLVT/CSR_Unit/summaryReport4x.rpt
reportGateCount -level 5 -limit 100 \
-outfile /home/shi/RSD_PR/ASAP7_SLVT/CSR_Unit/CSR_Unit.gateCount4x

exit


Comments

Post a Comment

Popular posts from this blog

托福 TPO词汇题汇总

  TPO1: Incredible : unbelievable Out of sight: hidden Overlie: cover Plug: fill up Champion: support Attribute: ascribe 导致，把。。归咎于 Autonomous ： independent 自治 独立 Penchant ： inclination 倾向 Dramatic （剧烈的） striking （显著的 突出的） Attain :   achieve Prone( 有。。倾向 ) ： likely Prevalent ： widespread TPO2: Threatened ： endangered Delicate ： fragile Progressively ： increasingly devoid of （缺乏）： lacking in precious ： valuable exposed ： visible propulsion(推进) ： moving forward readily （轻而易举）： easily assistance ： help expanded ： was enlarged TPO3: feasible(可行的)：achievable enhance：improve devise（设计、 发明）： creat integral（完整的，必须的）：essential （基本的，必要的） arduous（艰巨的）：difficult ensuing（跟随、接下来）：subsequent unprecedented（史无前例）：unlike anything in past vitually（几乎）：almost inevitable：unavoidable particular（特别的，特定的）：specific guarantee：ensure pales （苍白无力）：loses significance adjacent : neighbouring TPO4: inhibit(阻拦，阻止): restrict in the same breath： immediately re
Read more

浮点数

浮点数有区别于整数，直接用二进制来表示具体的数字有一定难度。一般采取IEEE-754标准作为浮点数的表示方法。 如果以32位作为例子：           1       xxxxxxxx          xxxxxxxxxxxxxxxxxxxxxxx.....(23个)     符号位     exponent                         significand            具体的例子：         1        10000000       10000000000000000000....                                     -1*2^(128-127)*1.5=-3.0       当exponent=0时，会认为significand的基础值时0而非1。
Read more

缓存

 缓存：    关键理解： 对于直接映射：  1. 内存地址的格式是根据缓存的结构来的，通常需要：index+tag+offset+index of block。      index是指缓存块的索引，缓存块是指以分块的形式将缓存的每一部分和内存对应。可以有重叠。比如，如果一共有1024个块，那么第1025和第1内存地址都指向缓存块1。index of block是指缓存块内的索引，一个缓存块可以存储多个字，利用空间局部性原理，增加缓存命中率。offset是字内索引，索引字节，一个字等于4字节，所以一般是2位。tag是内存位数减去其他所有。  2. 缓存的格式一般是 index+valid+tag+data。 index与tag是和内存里的解释一样的，valid则是用来判断此缓存是否已经被使用。data则是存储内存存储的数据，如果一个数据块大小是4个字，那么data会有4*4*8比特。  3.缓存块容量更大，通过空间局部性原理，我们可以推断缓存命中率会变高，但是，与此同时，如果缓存没有命中，那么替换缓存内的数据的成本则是更高，因为大缓存块里字比较多，很难快速替换完成。失效损失会增大，缓存性能反而有可能增大。  4. 存储的指令失效时，只是从内存中取数据到缓存，而写入操作还需要更新内存的数据（因为缓存内数据不一样了），所以周期会更长。为了能够降低写操作带来的影响，使用写回策略（write-back），只有当被改写的数据块不再被需要的时候，才将缓存数据写回内存。  5. 为了避免性能损失，只加大缓存块并不可取，如3中所写，会增加失效损失。但是，如果提高了存储带宽，也就是如果能够更快速的传输cache的数据块，那么便可以减少失效损失的影响。所以一般为了提高内存性能，需要带宽与缓存块大小共同发力。  对于组相联映射： 1.组相联映射理论上可以表示其他所有映射模式：如假设cache中有8个数据块。对于直接映射来说，这意味着一共有8组数据，每组数据只包含一路数据块，所以直接映射也可以被表示为一路组相联映射。而对于全相联映射来说，则意味着，只有一组数据，这一组数据之中会存在8路数据块，所以对于n个数据块的情况，全相联映射等价于n路组相联映射。 2.依然以8组数据块的cache为例。当cache以两路组相联映射为基础结构时，那么总共就有8／2＝4个数据组，每个数据组里有两路数据块。
Read more